芯片性能提升的底层逻辑发生改变，从缩小晶体管尺寸转向减少信号传输耗时
“韬定律”下的青岛产业机遇
近期，华为正式发表“韬（τ）定律”，主张以“时间缩微”替代“几何缩微”。从科技圈到资本市场，这一半导体术语犹如一颗重磅石子投入湖面，激起层层涟漪。
“韬定律”到底是什么意思？实际上，它解决的是全球半导体产业的一个重要课题：当摩尔定律面临物理极限和经济效益双重挑战，芯片性能提升的底层逻辑发生改变，从缩小晶体管尺寸转向减少信号传输耗时。换句话来说，未来芯片比的不是谁做得更小，而是谁让信号跑得更快、路径更短。
重构技术逻辑
要理解“韬定律”，首先要从大名鼎鼎的摩尔定律说起。
摩尔定律并非自然科学定律，而是源于英特尔公司联合创始人戈登·摩尔1965年在《电子学》杂志上对晶体管数量增长趋势的预言。半个多世纪以来，摩尔定律不断修正和演化，被总结为：集成电路上可以容纳的晶体管数目大约每经过18个月到24个月便会增加一倍，性能提升、成本下降。
以苹果公司为例，在2013年至2024年间，A系列芯片的晶体管数量从A7的10亿个增长至A18 Pro的200亿个。
不过，随着芯片制程逼近物理极限，研发成本飙升，迭代速度放缓。有数据称，设计一颗2纳米芯片的成本高达10亿美元。因此，业界关于“摩尔定律失效”的讨论越来越多。
对于国内的半导体产业来说，还面临另外一个难题——在无法获取最高端的EVU光刻机（极紫外光刻机）的情况下，难以通过缩小晶体管物理尺寸的常规方式，来制造7纳米以下先进制程的芯片，产业发展需要全新的技术演进逻辑。
事实上，在“韬定律”正式提出之前，很多公司已经在做逻辑折叠、立体封装等技术创新，不断提升晶体管密度。打个比方，即便只有14纳米制程工艺，但将多个芯片像盖高楼一样叠起来，也可以达到2纳米水平的性能。
据华为披露，过去六年，公司基于“韬定律”已成功设计和量产381款芯片，广泛覆盖千行百业数字化转型需求。预计到2031年，基于“韬定律”的高端芯片晶体管密度将达到1.4纳米制程的同等水平。
中信证券研报认为，华为通过“韬定律”的指导原则，充分发挥了国内在3D集成、先进封装、芯片设计制造协同优化、光通信等领域的技术能力，以系统拓扑结构的优化和迭代弥补短期制程节点的差距，中国半导体产业有望迎来换道加速发展的机会。
“韬定律”下的机遇
当前，青岛将新一代信息技术产业作为“10+1”创新型产业体系的首位产业进行谋划，加速布局集成电路、新型显示等产业方向。在芯片设计、晶圆制造、封装测试、材料、装备等环节，青岛涌现了物元半导体、中科本原、中微创芯、核芯互联、思锐智能等代表性企业。
那么，哪些青岛企业可能与“韬定律”机遇有关？
首先是掌握3D集成技术的物元半导体技术（青岛）有限公司，利用3D集成技术将单功能芯片内、不同功能电路芯片间和系统整体优化，在不缩小制程的前提下，实现晶体管密度跃升与功耗效率的双重突破，支撑AI、高性能计算芯片持续演进。
“实现华为‘韬定律’，3D集成是其中一个重要环节。”物元半导体技术（青岛）有限公司董事长陈为玉表示，华为“韬定律”不仅是技术路径的革新，更是对半导体产业未来的战略判断。它证明了在物理极限面前，通过架构创新与时间维度的系统性优化，依然能为芯片性能带来指数级增长空间，为全球半导体行业突破瓶颈提供了极具实践价值的“中国方案”。
目前，物元半导体以混合键合为技术平台，在城阳区建成国内最大混合键合3D集成制造生产线，首线月产能达2万片，已经进入量产阶段。公司专注的3D集成制造，可以比作芯粒的“乐高式”重构——将CPU、GPU、高带宽内存等不同功能、不同工艺制程的独立小芯片，通过先进的垂直堆叠和高密度互连技术，像拼乐高积木一样在三维空间中集成为一个完整的高性能系统级芯片。
此外，EDA（电子设计自动化）软件是支撑“韬定律”落地的关键工具。青岛展诚科技有限公司是国内早期从事集成电路EDA软件研发与设计服务细分领域的头部企业，具备3纳米、5纳米、7纳米工艺技术研发能力，服务华为海思等300多家全球知名企业。（青岛日报/观海新闻记者 周晓峰）
青岛日报2026年6月1日2版
责任编辑：吕靖雯
